Уровень регистровых передач

Материал из Википедии — свободной энциклопедии

Уровень регистровых передач (

прошивку для ПЛИС
.

Процесс проектирования

Синхронные схемы создаются из элементов двух типов:

синхросигнала и являются ячейками памяти. Элементы комбинационной логики выполняют логические функции и, обычно, представляют собой логические вентили
.

В качестве элемента комбинационной логики используется инвертор. Выход регистра, обозначенный на рисунке буквой «Q», подключён ко входу «D» (см. рис.) регистра через инвертор. При появлении фронта синхросигнала на входе «clk» (см. рис.) в регистр записывается уровень сигнала, противоположный уровню, записанному в регистр на предыдущем такте.

Проектирование схемы на

арифметические операции
(как в языках программирования компьютеров). Термин «register-transfer level» подчёркивает тот факт, что передача данных (сигналов) осуществляется между регистрами.

Например, схему с инвертором на языке VHDL можно записать следующим образом: 

D <= not Q ;
 
process ( clk )
begin
   if rising_edge( clk ) then
      Q <= D ;
   end if ;
end process ;

«D», «Q» и «clk» — входы и выходы регистра (см. рис.). «rising_edge» — функция, возвращающая true при изменении уровня указанного сигнала от низкого к высокому (то есть, при появлении фронта сигнала).

Программа

прошивок для программируемируемых пользователем вентильных матриц. Программа, выполняющая логический синтез, также может выполнять оптимизировать схему[англ.]
.

По наличию или отсутствию в схеме регистров, выходы которых связаны с их входами, схемы делят на два типа:

Литература

  • Frank Vahid. Digital Design with RTL Design, Verilog and VHDL (неопр.). — 2nd. — John Wiley and Sons, 2010. — С. 247. — ISBN 978-0-470-53108-2.

Ссылки

Источник — https://ru.wikipedia.org/w/index.php?title=Уровень_регистровых_передач&oldid=138221328